В последнее время все больше производителей коммерческого программного обеспечения портируют свои приложения на платформу Linux, так что любители «коробочных» программ также найдут для себя много интересного.
Люди, желающие получить надежную систему и обеспокоенные проблемами безопасности информации, сочтут более подходящим вариантом NetBSD — наследницу знаменитой 4.4 BSD Lite 2. Это проект, появившийся несколько позднее широко известной в кругах российских провайдеров операционной системы FreeBSD, призванный расширить круг поддерживаемого во FreeBSD железа (в частности архитектуру Альфа). NetBSD сохранила совместимость с FreeBSD и унаследовала высокое качество кода ядра и его устойчивость. Корме того NetBSD в отличие от Linux поддерживается централизованно и нет множества «чуть-чуть» отличающихся редакций, которые зачастую нуждаются в отдельном документировании. Так как NetBSD относится к семейству BSD, то и множество книг по 4.4 LIte2, BSDI, FreeBSD вполне подходят на роль сопроводительных документов.
Использование операционных систем Linux или NetBSD в качестве решений для систем на основе Альфы наиболее предпочтительны именно в России. Эти операционные системы бесплатные и пользуются широкой поддержкой в Интернете. Таким образом затраты на программное обеспечение при построении (например) Веб–сервера сведутся только к затратам на железо.
Архитектура IA64
В конце 1999 года Intel (в сотрудничестве с Hewlett–Packard) планирует представить Merced — первый процессор, построенный с использованием архитектуры нового поколения, совместно разработанной двумя компаниями. Хотя эта 64–разрядная архитектура основана на многолетних исследованиях Intel, HP, других компаний и университетов, она радикально отличается от всего, что было до сих пор представлено на рынке.
Эта архитектура, известная под названием Intel Architecture–64 (IA–64), полностью «порывает с прошлым». IA–64 не является как 64–разрядным расширением 32–разрядной архитектуры х86 компании Intel, так и переработкой 64–разрядной архитектуры PA–RISC компании HP. IA–64 представляет собой нечто абсолютно новое — передовую архитектуру, использующую длинные слова команд (long instruction words (LIW)), предикаты команд (instruction predication), устранение ветвлений (branch elimination), предварительную загрузку данных (speculative loading) и другие ухищрения для того, чтобы «извлечь больше параллелизма» из кода программ. Несмотря на то, что Intel и HP обещали добиться обратной совместимости с существующим программным обеспечением, работающим на процессорах архитектур х86 и PA–RISC, они до сих пор не разглашают, каким образом это будет сделано. На самом деле обеспечить такую совместимость совсем не просто; достаточно вспомнить гораздо менее кардинальный переход с 16–разрядной на 32–разрядную архитектуру х86, продолжавшийся 12 лет и до сих пор не завершённый.
Правда, переход к архитектуре IA–64 в ближайшее время вряд ли затронет большинство пользователей, поскольку Intel заявила, что Merced разрабатывается для серверов и рабочих станций класса high–end, а не для компьютеров среднего уровня. Фактически, компания заявила, что IA–64 не заменит х86 в ближайшем будущем. Похоже на то, что Intel и другие поставщики продолжат разрабатывать чипы х86.
Перед тем, как углубиться в технические детали, попробуем понять, почему Intel и HP рискнули пойти на столь кардинальные перемены. Причина сводится к следующему: они считают, что как CISC, так и RISC–архитектуры исчерпали себя.
Небольшой экскурс в прошлое. Архитектура х86 компании Intel — CISC архитектура, появившаяся в 1978 году. В те времена процессоры представляли собой скалярные устройства (то есть могли в каждый момент времени выполнять только одну команду), при этом конвейеров практически не было. Процессоры содержали десятки тысяч транзисторов. PA–RISC компании HP была разработана в 1986 году, когда технология суперскалярных (с возможностью выполнения нескольких команд одновременно) конвейеров только начала развиваться. Процессоры содержали сотни тысяч транзисторов. В конце 90–х наиболее совершенные процессоры содержат миллионы транзисторов. К моменту начала выпуска Merced компания Intel планирует перейти на 0.18–микронную технологию вместо нынешней 0.25–микронной. Уже первые чипы архитектуры IA–64 будут содержать десятки миллионов транзисторов. В дальнейших модификациях их число увеличится до сотен миллионов.
Разработчики процессоров стремятся создавать чипы, содержащие как можно больше функциональных узлов — что позволяет обрабатывать больше команд параллельно — но одновременно приходится существенно усложнять управляющие цепи для распределения потока команд по обрабатывающим узлам. На данный момент лучшие процессоры не могут выполнять более четырёх команд одновременно, при этом управляющая логика занимает слишком много места на кристалле.
В то же время, последовательная структура кода программ и большая частота ветвлений делают задачу распределения потока команд крайне сложной. Современные процессоры содержат огромное количество управляющих элементов для того, чтобы минимизировать потери производительности, связанные с ветвлениями, и извлечь как можно больше «скрытого параллелизма» из кода программ. Они изменяют порядок команд во время исполнения программы, пытаются предсказать, куда необходимо будет перейти в результате очередного ветвления, и выполняют команды до вычисления условий ветвления. Если путь ветвления предсказан неверно, процессор должен сбросить полученные результаты, очистить конвейеры и загрузить нужные команды, что требует достаточно большого числа тактов. Таким образом, процессор, теоретически выполняющий четыре команды за такт, на деле выполняет менее двух.
Проблему ещё осложняет тот факт, что микросхемы памяти не успевают за тактовой частотой процессоров. Когда Intel разработала архитектуру х86, процессор мог извлекать данные из памяти с такой же скоростью, с какой он их обрабатывал. Сегодня процессор тратит сотни тактов на ожидание загрузки данных из памяти, даже несмотря на наличие большой и быстрой кэш–памяти.
Говоря о том, что CISC– и RISC–архитектуры исчерпали себя, Intel и HP имеют в виду обе эти проблемы. В двух пространных интервью журналу BYTE они раскрыли некоторые детали архитектуры IA-64:
– Команды в формате IA–64 упакованы по три в 128–битный пакет для быстрейшей обработки. Обычно это называют «LIW encoding» (русский аналог подобрать сложно, наиболее адекватно перевести как «кодирование в длинные слова команд»). Однако компания Intel избегает такого названия, заявляя, что с ним связаны «негативные ассоциации» (negative connotation). По той же причине Intel не любит называть сами команды RISC–подобными (RISC–like), даже несмотря на то, что они имеют фиксированную длину и предположительно оптимизированы для исполнения за один такт в ядре, не нуждающемся в микрокоде. Intel предпочитает называть свою новую LIW–технологию Explicitly Parallel Instruction Computing или EPIC (Полностью Параллельного Выполнения Команд). В любом случае формат команд IA–64 не имеет ничего общего с х86. Команды х86 могут иметь длину от 8 до 108 бит, и процессор должен последовательно декодировать каждую команду после определения её границ.
– Каждый 128–битный пакет содержит шаблон (template) длиной в несколько бит, помещаемый в него компилятором, который указывает процессору, какие из команд могут выполняться параллельно. Теперь процессору не нужно будет анализировать поток команд в процессе выполнения для выявления «скрытого параллелизма». Вместо этого наличие параллелизма определяет компилятор и помещает информацию в код программы. Каждая команда (как для целочисленных вычислений, так и для вычислений с плавающей точкой) содержит три 7–битных поля регистра общего назначения (РОН). Из этого следует, что процессоры архитектуры IA–64 содержат 128 целочисленных РОН и 128 регистров для вычислений с плавающей точкой. Все они доступны программисту и являются регистрами с произвольным доступом (programmer-visible random–access registers). По сравнению с процессорами х86, у которых всего восемь целочисленных РОН и стек глубины 8 для вычислений с плавающей точкой, IA–64 намного «шире» и, соответственно, будет намного реже простаивать из-за «нехватки регистров».
– Компиляторы для IA–64 будут использовать технологию «отмеченных команд» (predication) для устранения потерь производительности из–за неправильно предсказанных переходов и необходимости пропуска участков кода после ветвлений. Когда процессор встречает «отмеченное» ветвление в процессе выполнения программы, он начинает одновременно выполнять все ветви. После того, как будет определена «истинная» ветвь, процессор сохраняет необходимые результаты и сбрасывает остальные.
– Компиляторы для IA–64 будут также просматривать исходный код с целью поиска команд, использующих данные из памяти. Найдя такую команду, они будут добавлять пару команд — команду предварительной загрузки (speculative loading) и проверки загрузки (speculative check). Во время выполнения программы первая из команд загружает данные в память до того, как они понадобятся программе. Вторая команда проверяет, успешно ли произошла загрузка, перед тем, как разрешить программе использовать эти данные. Предварительная загрузка позволяет уменьшить потери производительности из-за задержек при доступе к памяти, а также повысить параллелизм.
Из всего вышесказанного следует, что компиляторы для процессоров архитектуры IA-64 должны быть намного «умнее» и лучше знать микроархитектуру процессора, код для которого они вырабатывают. Существующие чипы, в том числе и RISC–процессоры, производят гораздо больше оптимизации на этапе выполнения программ, даже при использовании оптимизирующих компиляторов. IA–64 перекладывает практически всю работу по оптимизации потока команд на компилятор. Таким образом, программы, скомпилированные для одного поколения процессоров архитектуры IA–64, на процессорах следующего поколения без перекомпиляции могут выполняться неэффективно. Это ставит перед поставщиками нелёгкую задачу по выпуску нескольких версий исполняемых файлов для достижения максимальной производительности.
Другим не очень приятным следствием будет увеличение размеров кода, так как команды IA–64 длиннее, чем 32–битные RISC–команды (порядка 40 бит). Компиляция при этом будет занимать больше времени, поскольку IA–64, как уже было сказано, требует от компилятора гораздо больше действий. Intel и HP заявили, что уже работают совместно с поставщиками средств разработки над переработкой этих программных продуктов.
Технология «отмеченных команд» является наиболее характерным примером «дополнительной ноши», перекладываемой на компиляторы. Эта технология является центральной для устранения ветвлений и управления параллельным выполнением команд.
Обычно компилятор транслирует оператор ветвления (например, IF–THEN–ELSE) в блоки машинного кода, расположенные последовательно в потоке. В зависимости от условий ветвления процессор выполняет один из этих блоков и перескакивает через остальные. Современные процессоры стараются предсказать результат вычисления условий ветвления и предварительно выполняют предсказанный блок. При этом в случае ошибки много тактов тратится впустую. Сами блоки зачастую весьма малы — две или три команды — а ветвления встречаются в коде в среднем каждые шесть команд. Такая структура кода делает крайне сложным его параллельное выполнение.
Когда компилятор для IA–64 находит оператор ветвления в исходном коде, он исследует ветвление, определяя, стоит ли его «отмечать». Если такое решение принято, компилятор помечает все команды, относящиеся к одному пути ветвления, уникальным идентификатором, называемым предикатом (predicate). Например, путь, соответствующий значению условия ветвления TRUE, помечается предикатом Р1, а каждая команда пути, соответствующего значению условия ветвления FALSE — предикатом Р2. Система команд IA–64 определяет для каждой команды 6–битное поле для хранения этого предиката. Таким образом, одновременно могут быть использованы 64 различных предиката. После того, как команды «отмечены», компилятор определяет, какие из них могут выполняться параллельно. Это опять требует от компилятора знания архитектуры конкретного процессора, поскольку различные чипы архитектуры IA–64 могут иметь различное число и тип функциональных узлов. Кроме того, компилятор, естественно, должен учитывать зависимости в данных (две команды, одна из которых использует результат другой, не могут выполняться параллельно). Поскольку каждый путь ветвления заведомо не зависит от других, какое–то «количество параллелизма» почти всегда будет найдено.
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35
